Складання логiчних схем з метою проектування комбiнацiйних пристроїв
Мiнiстерство освiти України.
Львiвський технiчний коледж.
радiотехнiчний факультет
з курсу ’’Аналогова та цифрова технiка’’.
комбiнацiйних пристроїв’’.
студент групи 32-РТ:
Левандiвський
Богдан Володимирович
Львiв 2000
Тема
:
Складання логiчних схем з метою проектування цифрових комбiнацiйних пристроїв.
Мета
:
Практичне застосування знань з цифрової мiкросхемотехнiки для проектування комбiнацiйнихцифрових пристроїв,закрiплення знань профункцiонуванняелементiвцифрових пристроїв.
Методика проектування комбiнацiйних пристроїв
:
Проектування комбiнацiйного пристрою у загальному випадку складається з такихетапiв:
1
Формалiзованого подання алгоритму функцiонування комбiнацiйного пристрою у виглядi табличi iстинностi.
2.
Побудова електричноїсхеми комбiнацiйногопристрою згiдноалгоритму одержаної логiчної функцiї, побудова на основiтаблицi iстиностi.
3. Мiнiмiзацiя логiчної функцiї.
4. Подання мiнiмiзованих логiчних функцiй у заданому логiчному базисi (пiсля мiнiмiзацiї всi варiанти звести до базису І-НЕ).
5. Побудова електричної схеми комбiнацiйного пристрою згiдно мiнiмiзованої логiчної функцiї.
На першому етапi здiйснюється перехiд вiд формалiзованого подання комбiнацiйного пристрою у виглядi таблицi iстинностi до алгоритму у виглядi логiчної функцiї.
На четвертому етапi мiнiмiзовану логiчну функцiю подають у заданому логiчному базисi - в базисi
П`ятий етап полягає в побудовi електричної схеми комбiнацiйного пристрою згiдно одержаної мiнiмiзованої функцiї, приведеної до загального базису.
Впроцесi проектування конкретних комбiнацiйних пристроїв деякий з етапiв може бути пропущено.
Розрахункова робота
Варiант № 5
записуються з iнвертором, а всi яким вiдповiдає “1” записуються без iнвертора.
Будую електричну схему комбiнацiйного цифрового пристроюяка реалiзовуватиме цю функцiю (на мiлiметровому паперi, згiдностандартiв).
3) Роблю мiнiмiзацiю функцiї. Для мiнiмiзацiї я використовую такiзакони алгебри логiки:
| Закон
|
Лог. Додавання
|
Лог. множення
|
| Переставний |
|
|
| Узгоджувальний |
|
|
| Росподiльчий |
|
|
| Додатковостi |
|
|
| Правило
|
Лог.
|
Лог.
множення
|
| Інверсiї |
|
|
|
|
|
X + 1 = 1 |
|
| Правило
|
Лог.
|
Лог.
|
| Повторювальностi |
|
|
| Додатковостi |
|
|
| Подвiйного заперечення |
|
|
|
|
| Постулат поглинання |
|
|
1 2 3 4
М
iнiмiзацiя:
5 6 7 8
+
1
, за законом додатковостi:
1 1
а
1б
Розпишу 7
7 7а 7б
3+4
{
за розподiльчим (надалi розп з-м)
}
7а+8
1
а+5
1б+2
7б+6
а б
а+б
Будую електричну схему яка реалiзуватиме мiнiмiзовану функцiю(на мiлiметровому паперi).
4) Подаю мiнiмiзовану функцiю в логiчному базисi І-НЕ
, а також аксiому-правило подвiйного заперечення
{ Роблю подвiйну iнверсiю,
вираз своєї сутностi не мiняє}
Інвертую все, що знаходиться пiд другим iнвертором за законом Моргана, отримую такий вираз:
Будую електричну схему використовуючи логiчнi елементи
Специфiкацiя
:
Схема1 реалiзуються мiкросхемах:
DD1, DD2 - К155ЛА1 - два елементи 4І-НЕ,
DD3-DD6 - К155ЛН1 - шiсть елементiв НЕ,
DD7,DD8 - чотири елемента 2АБО.
Схем
а2
реалiзуються мiкросхемах:
DD3,DD5 – К155ЛИ1 – чотири елементи 2І,
DD4 – К155ЛА4 – три елементи 3І-НЕ.
Схем
а3
DD1 – K155ЛА3 – чотири елементи 2І-НЕ,
Мiкросхеми живляться вiд U=5В (14 нiжка +5В ,
7-а нiжка заземлена).
Використана лiтература
:
1. Методичка до курсової роботи.
3. Тарабрiн Ю. О. “Довiдник по iнтегральних мiкросхемах”.
З запитаннями звертайтесь:
phaychuk@yahoo.com
hpasha2000@mail.ru
beard@email.lviv.ua
| 
