Изучение принципов построения оперативной памяти

Изучение принципов построения оперативной памяти Изучение принципов построения оперативной памяти Министерство образования Российской Федерации Владимирский государственный университет Кафедра УИТЭС Лабораторная работа N9 Изучение принципов построения оперативных запоминающих устройств Выполнил : ст. гр. УИ-198 Есин Г. Н Проверил : Андреев И. А. Владимир 2000 . Цель работы: Изучение основных принципов построения оперативных запоминающих устройств статического и динамического типов. Введение: Одним из ведущих направлений развития современной микроэлектро- ники элементной базы являются большие интегральные микросхемы памяти, которые служат основой для построения запоминающих устро- нение эти микросхемы нашли в ЭВМ, в которых память представляет выдачи команд и обрабатываемых данных. Комплекс механических сре- дств, реализующих функцию памяти, называют запоминающим устрой- ством. В лабораторной работе представлены програмно реализованные го и динамического. Описание ЗУ: Статическое запоминающее устройство. Программная модель статического оперативного запоминающего устро- йства представляет традиционную структуру ЗУ с призвольной выбор- кой, состоящую из дешифраторов строк и столбцов и матрицы накопи- тельных элементов. При выполнении работы имитируются режимы запи- си и чтения данных для любой ячейки памяти. Помимо общей структу- ры представлена схема отдельной ячейки памяти, представляющей со- бой триггер на КМДП-транзисторах, имеющих каналы разного типа триггера два парафазных совмещенных входа-выхода. Ключевыми тран- по которым подводятся к триггеру при записи и отводятся от него при считывании информации в парафазной форме представления: РШ1=D, РШ0=D(инверт.). Ключевые транзисторы затворами соединены с адрес- снимаемым с выхода джешифратора адреса строк, ключевые транзисто- нам. При отсутствии сигнала выборки строки, т. е. при X=0, ключе- ким образом реализуют в матрице режим обращения к ЭП для записи или считывания информации и режим хранения мнформеции. Для сохранения информации в триггере необходим источник питания, наличии питания триггер способен сохранять свое состояние сколь угодно долго. В одно из двух состояний, в которых может находить- ся триггер, его приводят сигналы, поступающие по разрядным шинам в режиме записи: при D=1(РШ1=1,РШ0=0) VT1, VT4,-открыты, VT2, VT3 -закрыты, при D=0(РШ1=0,РШ0=1)транзисторы свои состояния изменяют на обратные. В режиме считывания РШ находятся в высокоомном сос- тоянии и принимают потенциалы плеч триггера, передавая их затем через устройство ввода-вывода на выход микросхемы DO, DO(инверт). При этом хранящаяся в триггере информация не разрушается. нения они потребляют незначительную мощность от источника питания, поскольку в любом состоянии триггера в той или другой его полови- функциональные узлы микросхемы, уровень ее энергопотребления воз- растает на два-три порядка. Вместе со структурой ОЗУ, схемы запоминающей ячейки на экране представлены четыре типовые временные диаграммы работы статиче- (слева) и считывания информации. В режиме записи на вход памяти вначале подаются сигналы адреса, сигнал записи W/R=1 и информаци- онный сигнал D. Затем устанавливают сигнал CS(инверт.)с задержкой во времени tус. вм. а относительно сигналов адреса. Длительность сигнала CS(инверт) определяют параметром tвм. Кро- льности сигналов CS(инверт.), которую следует выдержать для вос- становления потенциалов емкостных элементов схемы. Сигналы адреса необходимо сохранить на время tсх. а. вм после сня- тия сигнала CS(инверт.). В течении всего цикла записи tц. зп выход В цикле считывания порядок подачи сигналов тот же, что при за- писи, но при условии W/R=0. Время появления сигнала на информаци- В лабораторной работе изучается типичная ячейка динамического ОЗУ на трех транзисторах. В дополнение к этим трем транзисторам, необходимым для компоновки основной ячейки, вводится четвертый, используемый при предварительной зарядке выходной емкости Cr. Бит Для опроса ячейки подается импульс на линию предварительной за- заряжается до уровня Ec и возбуждается линия выборки при считы- вании. В результате открывается транзистор T3, напряжение с ко- торого подается T2. Если в ячейке хранится 0 (Cg разряжена), то T2 закрыт и на Cr сохранится заряд. Если же в ячейке содержится 1 (Cg заряжена), то транзистор T2 открыт и Cr разрядится. На вы- Операция ЗАПИСЬ выполняется путем подачи соответствующего уро- вня напряжения на линию записи данных с последующей подачей им- чен и Cg заряжается до потенциала линии записи данных. Существуют различные схемные варианты реализации динамического ОЗУ. Во всех этих вариантах используется МОП-технология, поско- льку для предотвращения быстрой зарядки емкости Cg необходимо высокое полное входное сопротивление. Однако и для случая МОП- приборов необходима периодическая регенерация ячейки (подзарядка Cg). Период регенерации зависит от температуры и для современных приборов находится, как правило, в интервале 1-3 мс при темпера- туре от 0 до 55С. Регенерация ячейки динамического ОЗУ выполняе- тся путем считывания хранимого бита информации, передачи его на линию записи данных и последующей записи этого бита в ту же яче- йку при помощи импульса, подаваемого на линию выборки при записи. Вывод: Данная лабораторная работа проведена в соответствии с методическим указанием, представленным в виде текстового файла в приложении к обучающей программе. На данной лабораторной работе я изучил основные запоминающие устройства и разобрался с принципом их действия.